Top
Zur Seitennavigation oder mit Tastenkombination für den
accesskey
-Taste und Taste 1
Zum Seiteninhalt oder mit Tastenkombination für den
accesskey
und Taste 2
PULS
Foto: Matthias Friel
Datenschutz
Kontakt
Impressum
Universität Potsdam
Veranstaltungen
Modulbeschreibung
EN
SoSe 2024
Anmelden
Node2
Uni Homepage
Studium
Zugang zu Moodle
Anmeldungs- und Belegungsfristen
Verifikation von Studienbescheinigungen
Sie sind hier:
Startseite
Hardware/Software-Codesign - Einzelansicht
Funktionen:
belegen/abmelden
Veranstaltungsart
Vorlesung
Veranstaltungsnummer
551911
SWS
Semester
WiSe 2016/17
Einrichtung
Institut für Informatik und Computational Science
Sprache
deutsch
Weitere Links
Homepage
Belegungsfristen
04.10.2016 - 10.11.2016
Belegung über PULS
04.10.2016 - 20.11.2016
Belegung über PULS
Gruppe 1:
Vormerken:
jetzt belegen / abmelden
Tag
Zeit
Rhythmus
Dauer
Raum
Lehrperson
Ausfall-/Ausweichtermine
Max. Teilnehmer/-innen
Vorlesung
Mi
10:00 bis 12:00
wöchentlich
19.10.2016 bis 08.02.2017
3.04.2.01
21.12.2016: Akademische Weihnachtsferien
28.12.2016: Akademische Weihnachtsferien
Kommentar
Ziel beim Hardware/Software-Codesign ist das Finden optimal aneinander
angepasster Hardware- und Software-Komponenten, die gemeinsam eine
spezifizierte Aufgabe erfüllen, wobei die Optimalität hinsichtlich
vorgegebener Kosten wie zum Beispiel Geld, Zeit, Stromverbrauch, Platz, etc.
zu erzielen ist. Um dieses Ziel zu erreichen, müssen unterschiedliche
Entwurfsalternativen in den verschiedenen Ebenen des Systementwurfs
betrachtet und gegeneinander abgewogen werden. Dies setzt Kenntnisse in
verschiedenen Bereichen der Informatik voraus, wie beispielsweise Techniken
zur Spezifikation und Modellierung eines Systems, Kenntnisse über
Programmiersprachen und Hardwarebeschreibungssprachen sowie Kenntnisse über
Compiler und andere Entwicklungswerkzeuge, die für die Entwicklung
anwendungsspezifischer Hardware und Prozessoren benötigt werden. In der
Vorlesung werden deshalb die folgenden Themen behandelt:
- Einführung in Hardwarebeschreibungssprachen und Modelle
- Ebenen des Entwurfs: Systemebene, Architekturebene, Logikebene
- Grundlagen zu HW-Architekturen: ASICs, FPGAs, Überblick über Prozessorarchitekturen wie RISC, CISC, DSP, VLIW, ASIP.
- Retargierbare Compiler und Softwaresynthese: Techniken zur
konfigurierbaren Zielcodeerzeugung für anwendungsspezifische Prozessoren,
Optimierungstechniken.
- Techniken zur High-Level-Synthese
- Systemsynthese
Leistungsnachweis
Die Vorlesung wird durch eine mündliche Prüfung abgeschlossen. Außerdem müssen die Praktikumsaufgaben erfolgreich bearbeitet worden sein.
Strukturbaum
Keine Einordnung ins Vorlesungsverzeichnis vorhanden. Veranstaltung ist aus dem Semester WiSe 2016/17 , Aktuelles Semester: SoSe 2024
© Copyright HIS
Hochschul-Informations-System eG