Zur Seitennavigation oder mit Tastenkombination für den accesskey-Taste und Taste 1 
Zum Seiteninhalt oder mit Tastenkombination für den accesskey und Taste 2 

Foto: Matthias Friel

Advanced Computer Architecture - Einzelansicht

  • Funktionen:
  • Zur Zeit keine Belegung möglich
Veranstaltungsart Seminar Veranstaltungsnummer
SWS 2 Semester WiSe 2024/25
Einrichtung Institut für Informatik und Computational Science   Sprache deutsch
Belegungsfrist 01.10.2024 - 10.11.2024   
Gruppe 1:
     Zur Zeit keine Belegung möglich
    Tag Zeit Rhythmus Dauer Raum Lehrperson Ausfall-/Ausweichtermine Max. Teilnehmer/-innen
Einzeltermine anzeigen
Seminar Mi 14:00 bis 16:00 wöchentlich 16.10.2024 bis 05.02.2025  2.70.0.01 Prof. Dr.-Ing. Stabernack 25.12.2024: 1. Weihnachtstag
01.01.2025: Neujahr
Kommentar

Im Rahmen des Seminars sollen Grundlagen der Mikroprozessortechnik, wie auch aktuelle Forschungsthemen der Rechnerarchiktektur behandelt werden.

Dabei sollen die angebotenen Vortragsthemen aufeinander aufbauend gehalten werden, um entsprechende Grundlagen für die weiteren Themenkomplexe zu vermitteln.

Von einfachen Funktionsprinzpien über aktuelle Prozessorarchitekturen bis hin zum Aufbau von sog. „Superrechnern” werden im Laufe des Semesters entsprechende Kenntnisse vermittelt.
Ein Schwerpunkt soll die RISC V Instruction Set Architecture darstellen, die in den letzten Jahren zunehmend an Bedeutung gewonnen hat und im Begriff ist, etablierte Architekturen zu verdrängen.

Von den Studierenden können entsprechend Themen ausgewählt oder aber auch eigenen Themen nach Absprache und als Vortrag und Ausarbeitung vertieft werden.

Mögliche Bereiche für Vortragsthemen:

 

Organisationsprinzipien

  • RISC Organisationsprinzip

  • Pipelining in Prozessoren

  • Vektorprocessing (z.b. Cray I vs. RISC V Vector Extension)

  • Funktionsprinzipien wie SIMD, MIMD, VLIW, Multithreading, Superskalar / Out of Order Execution

  • Branch Prediction / Predication

Speicherarchitekturen

  • Cache, Was ist die Idee ?

  • Speichersystem eines Prozessors, wie werden Daten im Rechner organisiert ? Was ist ein DRAM (DDR 3,4,5 Memories)

  • MMU Memory Management Unit, Arbeitsweise, Anwendung

  • Transactional Memory

Aktuelle RISC Prozessorarchitekturen

  • ARM Risc Family (Befehlssatz, Familien, Einsatzgebiete)

  • RISC-V Instruction Set Architecture

Spezialprozessoren

  • GPU-Architekturen und Programmiermodelle

  • AI Prozessorarchitekturen

  • In-Memory-Processing

Leistungsbemessung und Bewertung von Prozessoren

  • Profiling

  • Benchmarking

Weitere Themen können von den Studierenden ebenfalls vorgeschlagen werden !

 

 

Literatur

D. Patterson und J. Hennessy: Rechnerorganisation und –entwurf, 3. Auflage, Elsevier-Verlag,

Weiterhin werden zu entsprechende Vortragsthemen aktuelle Veröffentlichungen zur Verfügung gestellt.

 

Leistungsnachweis

Die Gesamtnote für 3LP ergibt sich zu 70% aus einem benotetem Vortrag und 30% der Note für die Ausarbeitung.

Neben den Vorträgen ist pro Thema eine Ausarbeitung zu erstellen.

 

Zielgruppe

Das Seminar richtet sich an Studierende im Bachelor und Masterstudiengang, die einen speziellen Interessenschwerpunkt im Bereich der technischen Informatik haben und einen Einblick in die Funktionsweise aktueller Prozessorarchitekturen bekommen möchten.

 


Strukturbaum
Die Veranstaltung wurde 4 mal im Vorlesungsverzeichnis WiSe 2024/25 gefunden:
Vorlesungsverzeichnis
Mathematisch-Naturwissenschaftliche Fakultät
Institut für Informatik und Computational Science
Bachelor of Science
Computational Science (Prüfungsversion ab WiSe 2019/20)
I. Grundlagenmodule Informatik/Computational Science
INF-6030 - Wissenschaftliches Arbeiten  - - - 1 offens Buch
Computational Science (Prüfungsversion ab WiSe 2013/14)
VI. Akademische Grundkompetenzen
Wissenschaftliches Arbeiten  - - - 2 offens Buch
Master of Science
Computational Science (Prüfungsversion ab WiSe 2019/20)
II. Wissenschaftliches Arbeiten
INF-10020 - Forschungsmodul  - - - 3 offens Buch
INF-10020 - Forschungsmodul (auslaufend)  - - - 4 offens Buch