Advanced Computer Architecture - Einzelansicht

Funktionen:

Veranstaltungsart	Seminar	Veranstaltungsnummer
SWS	2	Semester	WiSe 2024/25
Einrichtung	Institut für Informatik und Computational Science	Sprache	deutsch
Belegungsfrist	01.10.2024 - 10.11.2024

Gruppe 1:

Vormerken: Zur Zeit keine Belegung möglich

		Tag	Zeit	Rhythmus	Dauer	Raum	Lehrperson	Ausfall-/Ausweichtermine	Max. Teilnehmer/-innen
	Seminar	Mi	14:00 bis 16:00	wöchentlich	16.10.2024 bis 05.02.2025	2.70.0.01	Prof. Dr.-Ing. Stabernack	25.12.2024: 1. Weihnachtstag 01.01.2025: Neujahr

Kommentar	<p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Im Rahmen des Seminars sollen Grundlagen der Mikroprozessortechnik, wie auch aktuelle Forschungsthemen der Rechnerarchiktektur behandelt werden.</span></p><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Dabei sollen die angebotenen Vortragsthemen aufeinander aufbauend gehalten werden, um entsprechende Grundlagen für die weiteren Themenkomplexe zu vermitteln. </span></p><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Von einfachen Funktionsprinzpien über aktuelle Prozessorarchitekturen bis hin zum Aufbau von sog. „Superrechnern” werden im Laufe des Semesters entsprechende Kenntnisse vermittelt.</span><br /><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"> Ein Schwerpunkt soll die RISC V Instruction Set Architecture darstellen, die in den letzten Jahren zunehmend an Bedeutung gewonnen hat und im Begriff ist, etablierte Architekturen zu verdrängen. </span></p><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Von den Studierenden können entsprechend Themen ausgewählt oder aber auch eigenen Themen nach Absprache und als Vortrag und Ausarbeitung vertieft werden.</span></p><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Mögliche Bereiche für Vortragsthemen:</span></p><p> </p><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"><strong>Organisationsprinzipien</strong></span></p><ul><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">RISC Organisationsprinzip</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Pipelining in Prozessoren</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Vektorprocessing (z.b. Cray I vs. RISC V Vector Extension)</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Funktionsprinzipien wie SIMD, MIMD, VLIW, Multithreading, Superskalar / Out of Order Execution</span></p></li><li><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Branch Prediction / Predication</span></li></ul><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"><strong>Speicherarchitekturen</strong></span></p><ul><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Cache, Was ist die Idee ?</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Speichersystem eines Prozessors, wie werden Daten im Rechner organisiert ? Was ist ein DRAM (DDR 3,4,5 Memories)</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">MMU Memory Management Unit, Arbeitsweise, Anwendung</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Transactional Memory</span></p></li></ul><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"><strong>Aktuelle RISC Prozessorarchitekturen</strong></span></p><ul><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">ARM Risc Family (Befehlssatz, Familien, Einsatzgebiete)</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">RISC-V Instruction Set Architecture</span></p></li></ul><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"><strong>Spezialprozessoren</strong></span></p><ul><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">GPU-Architekturen und Programmiermodelle</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">AI Prozessorarchitekturen</span></p></li><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">In-Memory-Processing</span></p></li></ul><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;"><strong>Leistungsbemessung und Bewertung von Prozessoren </strong></span></p><ul><li><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Profiling</span></p></li><li><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Benchmarking</span></li></ul><p><span style="font-family: arial, helvetica, sans-serif; font-size: 12pt;">Weitere Themen können von den Studierenden ebenfalls vorgeschlagen werden !<br /></span></p><p style="margin-bottom: 0in; line-height: 150%; page-break-before: auto;"> </p><p> </p>
Literatur	D. Patterson und J. Hennessy: Rechnerorganisation und –entwurf, 3. Auflage, Elsevier-Verlag, Weiterhin werden zu entsprechende Vortragsthemen aktuelle Veröffentlichungen zur Verfügung gestellt.
Leistungsnachweis	Die Gesamtnote für 3LP ergibt sich zu 70% aus einem benotetem Vortrag und 30% der Note für die Ausarbeitung. Neben den Vorträgen ist pro Thema eine Ausarbeitung zu erstellen.
Zielgruppe	Das Seminar richtet sich an Studierende im Bachelor und Masterstudiengang, die einen speziellen Interessenschwerpunkt im Bereich der technischen Informatik haben und einen Einblick in die Funktionsweise aktueller Prozessorarchitekturen bekommen möchten.

Strukturbaum

Die Veranstaltung wurde 4 mal im Vorlesungsverzeichnis WiSe 2024/25 gefunden:

Vorlesungsverzeichnis

Mathematisch-Naturwissenschaftliche Fakultät

Institut für Informatik und Computational Science

Bachelor of Science

Computational Science (Prüfungsversion ab WiSe 2019/20)

I. Grundlagenmodule Informatik/Computational Science

INF-6030 - Wissenschaftliches Arbeiten - - - 1

Computational Science (Prüfungsversion ab WiSe 2013/14)

VI. Akademische Grundkompetenzen

Wissenschaftliches Arbeiten - - - 2

Master of Science

Computational Science (Prüfungsversion ab WiSe 2019/20)

II. Wissenschaftliches Arbeiten

INF-10020 - Forschungsmodul - - - 3

INF-10020 - Forschungsmodul (auslaufend) - - - 4