Zur Seitennavigation oder mit Tastenkombination für den accesskey-Taste und Taste 1 
Zum Seiteninhalt oder mit Tastenkombination für den accesskey und Taste 2 

Foto: Matthias Friel

Chipentwurf - Einzelansicht

Veranstaltungsart Vorlesung/Übung Veranstaltungsnummer
SWS Semester WiSe 2024/25
Einrichtung Institut für Informatik und Computational Science   Sprache deutsch
Belegungsfrist 01.10.2024 - 10.11.2024    aktuell
Gruppe 1:
     jetzt belegen / abmelden
    Tag Zeit Rhythmus Dauer Raum Lehrperson Ausfall-/Ausweichtermine Max. Teilnehmer/-innen
Einzeltermine anzeigen
Vorlesung Fr 10:00 bis 12:00 wöchentlich 18.10.2024 bis 07.02.2025  2.70.0.09 Breitenreiter ,
Prof. Dr. Krstic ,
Zhao
27.12.2024: Akademische Weihnachtsferien
03.01.2025: Akademische Weihnachtsferien
Einzeltermine anzeigen
Übung Fr 12:00 bis 14:00 wöchentlich 18.10.2024 bis 07.02.2025  2.70.0.09 Breitenreiter ,
Prof. Dr. Krstic ,
Zhao
27.12.2024: Akademische Weihnachtsferien
03.01.2025: Akademische Weihnachtsferien
Kommentar

There will be no lecturing activities on October 25th.

Moodle: https://openup.uni-potsdam.de/course/view.php?id=263

Enrollment Key: ChipDsgWT2425

 

 

Leistungsnachweis

Die Leistungsbewertung erfolgt basierend auf mündlichen Prüfung

Lerninhalte

Beim Design eingebetteter Systeme ist das Zusammenspiel von Software- und Hardwarekomponenten sehr wichtig. Die Grundlage beim Hardwareentwurf ist das Verständnis von diversen Schaltungskonzepten und Designmethodiken. In diesem Zusammenhang soll die Lehrveranstaltung das Konzept von synchronen und asynchronen Designs vorstellen. Aufbauend darauf soll der Entwicklungsprozess von Hardware-Systemen anhand von ASIC- und FPGA-Implementierungen exemplarisch nachvollzogen werden. Ziel dieses Kurses ist das Verständnis der Studenten in Bezug auf Hardwaredesign zu erweitern.

Hier ist die detaillierte Liste der Themen:

-          Einführung, VLSI Design

-          Hardwareentwurfprinzipien

-          Advanced VHDL für Logiksynthese

-          Asynchrone Designmethoden

-          ASIC Designflow (Logiksynthese, Layout, Verification)

-          FPGA Design

-          Chip Fertigungsprozess und Chiptest

Diese Veranstaltung beinhaltet Beispiele aus der Praxis und erfordert eine aktive Arbeit der Studenten. Durch diesen Kurs werden die Studierenden in der Lage sein, den Chip zu entwerfen, der tatsächlich im IHP produziert wird. Sie würden auch einen Überblick über die Chip-Produktion bekommen. Schließlich können die Studierenden den tatsächlich produzierten Chip testen.


Strukturbaum
Die Veranstaltung wurde 7 mal im Vorlesungsverzeichnis WiSe 2024/25 gefunden:
Vorlesungsverzeichnis
Wirtschafts- und Sozialwissenschaftliche Fakultät
Wirtschaftswissenschaften
Bachelor of Science
Wirtschaftsinformatik (Prüfungsversion ab WiSe 2015/16)
Informatik
BVMINF100 - Vertiefung Informatik I  - - - 1 offens Buch
Mathematisch-Naturwissenschaftliche Fakultät
Institut für Informatik und Computational Science
Master of Science
Computational Science (Prüfungsversion ab WiSe 2019/20)
I. Kernmodule Computational Science
INF-7080 - Resiliente Systeme  - - - 2 offens Buch
III. Vertiefungsmodule Informatik
INF-8050 - Technische Informatik  - - - 3 offens Buch
Data Science (Prüfungsversion ab WiSe 2018/19)
Elective Modules - Advanced Module
INF-DSAM9 - Computational Foundations of Data Science  - - - 4 offens Buch
Bachelor of Science
Computational Science (Prüfungsversion ab WiSe 2019/20)
II. Aufbaumodule Informatik
INF-2050 - Technische Informatik  - - - 5 offens Buch
Computational Science (Prüfungsversion ab WiSe 2013/14)
II. Aufbaumodule Informatik
Technische Informatik  - - - 6 offens Buch
Institut für Physik und Astronomie
Master of Science
Physik (Prüfungsversion ab WiSe 2019/20)
Wahlpflichtmodule
Außerfachliche Ergänzung
INF-DSAM9 - Computational Foundations of Data Science  - - - 7 offens Buch